无法使用从cadence的SCH editing中调用Verilog_XL

a545905403 · 发表于 2015-3-24 14:42:01

有人知道怎么办吗？我跟你的问题一摸一样

晒太阳的猫 · 发表于 2015-10-12 19:38:52

我也遇到了这个问题，求解

zyp96 · 发表于 2015-10-12 23:00:36

我现在的版本好似可以用了哦,不知道怎么回事,不知道是不是license或者是网表正确的原因,现在可以用了!

醉逍遥642 · 发表于 2015-12-2 22:09:23

同样问题的飘过，跪求解答

1601214368 · 发表于 2017-1-22 10:54:30

请问您现在解决了吗。我也遇到这个问题了，是不是要重新安装

站长推荐 /2