在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2174|回复: 1

[求助] 请教5V 标准CMOS 工艺中LPNP的性能

[复制链接]
发表于 2014-7-22 19:43:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有的5V CMOS标准工艺能制作横向PNP(P+ NWELL P+ ),用作运放的输入管,请问能保证IC + IB = IE,即不会有部分IE由于衬底寄生PNP(P+ NWELL PSUB )而流到衬底去吗?请高手指点,谢谢!
 楼主| 发表于 2014-7-24 20:07:17 | 显示全部楼层
本帖最后由 rev2012 于 2014-7-24 20:11 编辑

这个问题很迷惑,因为如果IC + IB 完全等于IE,那么如果把C和B短接,就可以三极管的形式实现正向的PN结了, 而标准CMOS标准工艺是不能制作正向PN结的
    但又看见有人在标准CMOS工艺用LPNP做运放的输入对管了(三个端口的电压都不是地),而且还在某个常见工艺厂量产了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:19 , Processed in 0.017212 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表