关于verilog综合的问题

arch_devil

各位好，
在下用verilog不久，有很多不明白的地方。综合的时候按照一些文档的步骤倒是可以进行下去，但还想请教下在综合的时候（使用的design analyzer)用到的一些文件(主要是这三个：generic.sdb, osu018_stdcells.db, osu018_stdcells.v)各自是什么作用啊？都是工艺文件么？
感谢!

orlye

.sdb是symbol library，就是用图形界面看schematic时，可读性会更好一点，可以不加，不影响综合。
.db是工艺库，target library和link library用的都是.db文件。
.v是仿真模型，就是用综合完导出的.v文件网表进行仿真时，要加上的。