怎么将.sp文件导入cadence

yingjiangdolphi · 发表于 2014-6-26 00:31:02

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

现在下载到伯克利关于MOSFET的一个模型，是用verilogA写的，然后有.sp的仿真文件。请问怎样能将.sp文件导入cadence进行仿真呢？因为.sp里不仅有对Vg，Vd等参数的设置，还有对晶体管长宽等的设置，对于一个直接由verilogA生成的模型，我不会调这些参数，所以不能直接在cadence里连schemetic来仿真。

yingjiangdolphi · 发表于 2014-6-26 17:11:31

不对，是FinFET

dl9393 · 发表于 2016-3-1 19:18:29

题主现在会了么？

[求助] 怎么将.sp文件导入cadence

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1