在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3272|回复: 1

[招聘] 苏州数字IC设计职位

[复制链接]
发表于 2014-6-24 17:42:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
苏州IC设计职位,在上海想回苏州的,或者苏州本地想看机会的可以关注一下了~~~~~~·
如有兴趣可以发简历到hamy-wang@kthr.com,或者加Q:1349541957 详细咨询

以下是职位JD,请参考

数字版图工程师  
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
职位要求:
1. 深刻理解数字后端流程,如
芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
6. 学历本科或以上
7. 两年后端工作经验

综合及时序分析工程师
岗位职责:
大规模集成电路的RTL编码规则检查,参与编写时序约束,进行模块及芯片级综合,功耗分析及静态时域分析;
岗位要求:
1.掌握一定的Verilog和RTL编程能力,善于根据设计规格编写时序约束;
2.精通Synopsys DC Compiler和多电源域设计流程;
3.善于利用Synopsys时域分析工具分析时序问题;
4.了解后端APR流程,善于协助后端工程师解决功耗和时序问题;
5.工作细致认真,善于交流,有团队合作精神;
6.硕士或者学士并具有3年及以上的IC设计相关经验。
DFT设计工程师
职位描述:
1.参与SoC全芯片DFT架构的定义
2.负责DFT设计规格的制定
3.实现SoC可测试性设计,包括SCAN,AC测试,Boundary SCAN,MBIST,Analog Macro测试
4.负责验证DFT逻辑
5.负责生成DFT相关时序约束
6.生成DFT相关patterns
7.参与ATE测试和Debug
岗位要求:
1. 4年以上DFT相关工作经验
2. 熟悉ASIC/SoC设计流程
3. 熟悉Verilog HDL设计
4. 具汽车电子芯片DFT设计经验者优先
5. 善于解决实际问题,具有较强的沟通能力
高级数字IC设计工程师
岗位职责:从事数字逻辑设计,包括设计,验证,综合和测试。
职位要求:
1、
电子工程,微电子或相关专业硕士及以上学历;
2、
熟练掌握Verilog,熟悉C语言;
3、
熟悉SoC/FPGA设计整合验证流程,熟练使用EDA工具;
4、
熟悉RISC CPU,例如ARM,MIPS,PowerPC等;
5、
熟悉芯片片内总线,例如AXI/AHB/APB,PLB/OPB,MLB/IPS,Wishbone等;
6、
有SoC成功设计流片经验者优先考虑;
7、
具有团队合作精神,沟通表达能力良好。
 楼主| 发表于 2014-9-3 15:37:07 | 显示全部楼层
苏州数字前端跟后端职位,有兴趣的可以联系我

联系方式: hamy-wang@kthr.com

Q:1349541957
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-5 23:10 , Processed in 0.018629 second(s), 11 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表