在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 4948|回复: 6

[原创] 请教关于功率管如何防止latch up

[复制链接]
发表于 2014-6-17 10:25:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟初步接触到电源类芯片的版图设计,对其中功率管如何防止 latch up 的知识太微薄,想请大神指点,谢谢!
发表于 2014-6-19 09:13:28 | 显示全部楼层
无非是将功率管与其他器件拉大,最好再加上guard ring
 楼主| 发表于 2014-6-19 15:08:08 | 显示全部楼层
功率管发生latch up的几率很高,guard ring 需要怎么处理,如:有没有一个经验性的多大范围需要有guard ring(功率管一般会有很大面积)
发表于 2014-6-25 15:39:59 | 显示全部楼层
功率管画的时候要注意:
1.        和其他管子距离放大  
2.        Guardring 和管子本身也不能太近 避免边缘的管子和中间的管子因为GUARDRING环境不一致。 P和N的guardring 都需要
3.        设计的时候不能有薄弱环节 比如靠边缘的管子 和 corner 的一些环境 要求一致
每一排的间距 都要一致
4.        功率管d 端要特别注意 contact 和 poly距离拉大 contact 和 上下两边的OD边缘距离一致。面积允许时加电阻
5.        不能用button OD
 楼主| 发表于 2014-6-26 13:39:26 | 显示全部楼层
回复 4# ellaisbest 非常感谢
发表于 2014-7-4 22:38:14 | 显示全部楼层
以N-channel VDMOS为例,工艺上比较在意的是P-Body的掺杂,比较常见的是将P-Body的接触孔做得比N+ Source所处的台面还要深,并进行P+孔注入,以降低Body电阻,避免雪崩时Body区由于空穴的积累而电位抬高,使得寄生NPN管开启,最终热损毁。
发表于 2016-11-4 10:50:36 | 显示全部楼层
受益匪浅呀
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 22:01 , Processed in 0.024850 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表