请教关于功率管如何防止latch up

aniclhan · 发表于 2014-6-17 10:25:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

小弟初步接触到电源类芯片的版图设计，对其中功率管如何防止 latch up 的知识太微薄，想请大神指点，谢谢！

dasongye · 发表于 2014-6-19 09:13:28

无非是将功率管与其他器件拉大，最好再加上guard ring

aniclhan · 发表于 2014-6-19 15:08:08

功率管发生latch up的几率很高，guard ring 需要怎么处理，如：有没有一个经验性的多大范围需要有guard ring（功率管一般会有很大面积）

ellaisbest · 发表于 2014-6-25 15:39:59

功率管画的时候要注意：
1．和其他管子距离放大
2． Guardring 和管子本身也不能太近避免边缘的管子和中间的管子因为GUARDRING环境不一致。 P和N的guardring 都需要
3．设计的时候不能有薄弱环节比如靠边缘的管子和 corner 的一些环境要求一致
每一排的间距都要一致
4．功率管d 端要特别注意 contact 和 poly距离拉大 contact 和上下两边的OD边缘距离一致。面积允许时加电阻
5．不能用button OD

aniclhan · 发表于 2014-6-26 13:39:26

回复 4# ellaisbest 非常感谢

gravediggaz · 发表于 2014-7-4 22:38:14

以N-channel VDMOS为例，工艺上比较在意的是P-Body的掺杂，比较常见的是将P-Body的接触孔做得比N+ Source所处的台面还要深，并进行P+孔注入，以降低Body电阻，避免雪崩时Body区由于空穴的积累而电位抬高，使得寄生NPN管开启，最终热损毁。

shanni8888 · 发表于 2016-11-4 10:50:36

受益匪浅呀


<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a2726ef2&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=8&cb=INSERT_RANDOM_NUMBER_HERE&n=a2726ef2' border='0' alt='' /></a>	<a href='https://openx.eetop.cn/www/delivery/ck.php?n=a32a6c7a&cb=INSERT_RANDOM_NUMBER_HERE' target='_blank'><img src='https://openx.eetop.cn/www/delivery/avw.php?zoneid=5&cb=INSERT_RANDOM_NUMBER_HERE&n=a32a6c7a' border='0' alt='' /></a>
EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！

[原创] 请教关于功率管如何防止latch up

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2