NC-Verilog 仿真时，代码覆盖率问题

wuliang0801 · 发表于 2014-6-9 11:27:24

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大神，我用NC -Verilog做功能仿真时，想要知道代码覆盖率（code coverage)时多少，应该怎么办啊？是不是要多加几条NC的命令选项啊？是否还需要些个脚本啥的啊？求指点啊！！！

lanmei_happy · 发表于 2014-6-10 10:27:00

+ver** 选择ncverilog的版本，低版本的不支持code coverage，或者支持的不好；
-coverage ** 选择采样哪些coverage
-covfile ** 选择需要采样code coverage的rtl_file
-input input.tcl tcl脚本里存放code report等存放的目录等。
具体的查询文档吧。

[求助] NC-Verilog 仿真时，代码覆盖率问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2