在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5757|回复: 11

[原创] PLL输入频率怎么选取?

[复制链接]
发表于 2014-5-28 10:24:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我想做一个输出是1.5G的,想要大带宽,输入频率怎么选
发表于 2014-5-28 11:04:45 | 显示全部楼层
如果不考虑商用,越高越好
发表于 2014-5-28 18:49:35 | 显示全部楼层
本帖最后由 朱立平 于 2014-5-28 18:50 编辑

回复 2# buckaroo


   一般是針對PLL jitter最佳化 還有PLL要設計到能在操作頻率lock到 但是你PCB不可能灌很高頻 建議是灌sine wave.
发表于 2014-5-28 20:04:17 | 显示全部楼层
>2pi X bw
 楼主| 发表于 2014-6-9 23:08:55 | 显示全部楼层
回复 3# 朱立平


   输入频率跟jitter有什么关系?怎么折中考虑
 楼主| 发表于 2014-6-9 23:09:42 | 显示全部楼层
回复 4# rong00i8


   那带宽怎么取,跟锁定时间存在什么关系
发表于 2014-6-10 12:13:28 | 显示全部楼层
回复 5# lss_945


   我做過Fractional-N PLL spread spectrum的sigma delta 數位編碼器 90nm one-cutwork (SATA III spread spectrum clock generator目前是台灣業界performance最好的) 但我還沒做過完整的PLL
发表于 2014-6-11 00:16:43 | 显示全部楼层
PLL输入频率一般是用晶振来做的,频率越大当然晶振就越昂贵,输入频率大了环路带宽才可以做的比较大,否则用连续时间模型去近似PLL系统就不准确了,环路带宽大了,响应速度就快,锁定时间就小了,并且大的环路带宽可以抑制VCO的高频噪声,从而使整个PLL的相位噪声性能提升,那输出抖动当然就小了。带宽也不能太大,要考虑到功耗和面积。
发表于 2014-8-27 21:15:45 | 显示全部楼层
回复 6# lss_945


   看 PLL bible那本书
发表于 2014-9-1 11:15:52 | 显示全部楼层
回复 9# 天迹郎


    书名是什么??
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 02:16 , Processed in 0.025296 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表