在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2177|回复: 1

[求助] 请教 system verilog 一个问题

[复制链接]
发表于 2014-5-13 15:25:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
class ts;
int cmd,
function new();
cmd=10;
endfunction

task disp();
$display ("CMD %0d",cmd);
endtask

endclass

task case_001;
ts u_test;
u_test=new;
endtaks

module
initial begin
case_001;
end
endmodule

以上代码用NC 编译的时候,报错为 unrecognized declaration 'u_test'. 以上代码都在一个文件 test.sv中
编译命令是:
irun -access rw +ncv93 +sv test.sv

为什么找不到class呢,都定义的一个文件里了呀
发表于 2014-5-14 09:44:27 | 显示全部楼层
int cmd,   ---> int cmd; ???
endtaks --> endtask ???

module ---> module xxxx  ???
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 15:26 , Processed in 0.032989 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表