设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › [TextBook] Digital Design with RTL Design, Verilog a ...
12
返回列表 发新帖
楼主: joe2moon

[求助] [TextBook] Digital Design with RTL Design, Verilog and VHDL

[复制链接]
omnik
发表于 2020-6-14 12:41:07 | 显示全部楼层
diamond
回复 支持 反对

举报

omnik
发表于 2020-6-14 12:58:28 | 显示全部楼层
btnRst
回复 支持 反对

举报

lxw543
发表于 2020-7-1 16:32:48 | 显示全部楼层
感谢你的无私分享
回复 支持 反对

举报

boldbutcaution
发表于 2020-9-28 17:24:55 | 显示全部楼层
感谢你, thanks
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

af_cn
发表于 2023-11-22 21:25:03 | 显示全部楼层
https://bbs.eetop.cn/thread-377598-1-1.html
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

newpatrio01
发表于 2023-11-24 10:07:15 | 显示全部楼层
感谢你,
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-10 20:26 , Processed in 0.018378 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表