在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1674|回复: 1

[求助] charge scaling dac设计中遇到的问题

[复制链接]
发表于 2014-4-25 16:36:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人刚开始设计电容式DAC,书本也看了几遍,发现有些问题还是不太明白:
1. 这种电容式DAC, 都要采用非交叠时钟,当CK1为高时,电容两端放电;当CK2为高时,进行转换。时钟应该是DATA速率的2倍,那意味着输出波形是不连续的,这种理解对吗?还是我需要后面再加电路让输出变连续?
2. 书中有写delta c/ c的比率确定了这种DAC能够达到的位数,那么如何计算一个单位电容的大小?
3. 学习DAC设计,有没有什么好的资料和论文,请推荐一下,谢谢。



 楼主| 发表于 2014-4-25 16:38:08 | 显示全部楼层
3.JPG 2.JPG 1.JPG wave.JPG
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-29 08:05 , Processed in 0.101024 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表