OpenMIPS（Verilog HDL）教学版v1.1发布，另附模块说明

胡兵 · 发表于 2014-4-30 23:53:52

回复 3# leishangwen

最近做or1200的SOC在线调试老是出问题，想直接把测试的C编译成bin 然后配置到ram，但是不知道具体如何配置ram，（配置到sdram）手头板子是DE2-115，求您指点指点

leishangwen · 发表于 2014-5-2 19:07:08

需要在wishbone总线上挂一个SDRAM控制器，opencores上就有开源的sdram控制器

leishangwen · 发表于 2014-5-2 19:07:31

回复 11# 胡兵

需要在wishbone总线上挂一个SDRAM控制器，opencores上就有开源的sdram控制器

kaizige521 · 发表于 2014-5-19 22:09:41

回复 10# leishangwen

楼主，那个说明什么时候出来呢？还有，很期待verilog版的能够跑起来ucos.

leishangwen · 发表于 2014-5-20 22:16:59

最近工作比较多，

再过几天吧，一定会出来的

李九阳 · 发表于 2014-5-22 10:25:03

支持雷大！

xghit · 发表于 2014-5-24 15:31:38

楼主厉害,正在看你那本书. 多谢分享. 最近在学UVM,学好了,看看能不能用在你这上面.

leopard520329 · 发表于 2014-5-25 21:53:15

3ks,lz

lwt231 · 发表于 2014-12-4 15:13:59

谢谢了！

TristanBF · 发表于 2015-1-14 17:15:01

强烈支持

[原创] OpenMIPS（Verilog HDL）教学版v1.1发布，另附模块说明