在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2756|回复: 8

[求助] FPGA原型验证

[复制链接]
发表于 2014-3-24 16:19:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
设计了一个IP,只有一个时钟,请问必须要进行FPGA原型验证吗
发表于 2014-3-24 17:08:37 | 显示全部楼层
不缺钱?
发表于 2014-3-24 22:51:33 | 显示全部楼层
可以进行功能仿真、时序仿真和静态时序分析等工作
 楼主| 发表于 2014-3-26 13:52:43 | 显示全部楼层
回复 2# A1985


   与钱没关系,只是想知道功能正确否
 楼主| 发表于 2014-3-26 13:53:41 | 显示全部楼层
回复 3# diyangguang


   就可以保证流片之后能工作,是吧
发表于 2014-3-27 22:13:23 | 显示全部楼层
还要进行逻辑等效性验证 CRC检查 功耗分析 信号完整性检查
发表于 2014-5-2 13:09:16 | 显示全部楼层
试一下好用不
发表于 2014-5-5 15:17:52 | 显示全部楼层
楼上好主意,放一个beta版,大家给你反馈,呵呵!
发表于 2014-5-11 12:23:42 | 显示全部楼层
不缺钱不缺时间的话,可以整
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-2 23:40 , Processed in 0.026738 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表