CMOS bandgap结构为何会有三极管在里面

andy2000a · 发表于 2014-3-21 21:31:12

那個是 laternal => parastic PNP .
Collector 得是 Gnd
類似 diode .

但有的會做  cascode pnp  但因為 BETA 都很低所以
還須要多做 beta compensation

如果是NPN 一般須要 vertical NPN => Bcd process 使用
一般使用 1:8  ..還有看過 1:48
為何選 1:8 書上提過
原則是接成DIODE 方式
還有一類使用  sub_threshold 區 mos 使用指數特性當BJT 類似  is and Vbe
關係

liqiangsjtu · 发表于 2014-3-22 09:30:44

回复 10# shaq

请问，如果PDK中没有提供这种cell，是如何确定这种结构的参数和稳定性呢？例如使用P+ to N well 的diode，diode的参数如何确定？电路的性能如何保证？

Layout参数提取，后仿么？

liqiangsjtu · 发表于 2014-3-22 09:31:47

回复 11# andy2000a

求明示 1：8 or 1：48是指什么的比例？

Watzmann · 发表于 2014-3-22 17:47:53

寄生的。

gubels · 发表于 2014-3-22 17:57:34

回复 1# liqiangsjtu

goodinfo

semico_ljj · 发表于 2014-3-22 22:42:47

andy2000a · 发表于 2014-3-23 20:20:45

bjt 1:8

書上沒提1:n 嗎?

hszgl · 发表于 2014-3-23 20:47:12

BJT 1:N
N＞1即可。

二极管接法的CMOS非单一PN结，估计还不如直接nwell+p sub靠谱。
由于diode和Bipolar的模型不同，恐怕仿真结果难以符合实际结果。楼上量产成功的那位，应该MWP了几次自己提取过模型了吧。

话说CSMC 0.5工艺里都有pnp cell，想不出哪家fab的工艺更烂了。。。

bingshuihuo · 发表于 2014-3-24 09:01:13

一般的库文件都是有bipolar的cell的，尺寸都是定的，不能随便改。

[讨论] CMOS bandgap结构为何会有三极管在里面

浏览过的版块

站长推荐 /2