电路设计漫谈 之72：电感及逆反心理

sun_ic

众所周知，电感是储存电流的器件。通过电感的电流变化，会产生反电动势（与电流变化的方向相反）试图阻止电流的变化：V = -L dI/dt。就这一点会造成诸多灾难！电感对于RF的设计是必不可少，但对于大多数电路设计者来讲，我们宁愿世界上不存在电感这个元件。为什么这么说呢，我们来看看电感的本性以及在不同电路中的表现。
电感因为有电抗，顾名思义是具有反抗性的元件。虽然它是储存电流的元件，但它的倔强性在于并不情愿这么做。这跟小孩子的逆反心理如出一辙: 如果你想给我注入电流我就会产生一个反电动势阻止你继续注入。如果你停止我的电流流动，或者试图减小我的电流流动，我也产生一个反抗电势给你点颜色看看。



        Fig 1. 电感充电模型

如Fig.1所示，我们用一个螺旋的水管和一个水箱来解释电感的工作原理。牛顿力学虽然不及量子力学那么先进，但在宏观近似模型的描述上是非常直观和有效的。当水箱产生一个压力V将水注入螺旋水管时，水流I和其流速dI/dt增加的方向是朝右所示。任何作用力都会产生反作用力，在水管的注入处一个反作用力Vr也作用到水箱，根据开始的公式其方向是朝左与dI/dt相反。这个Vr就是电感产生的反电动势，其极性如图所示。



        Fig 2. 电感电流突变模型


Fig.2  所示的是当水管的右端突然被截住，比如你用手堵住图示的A处，相当于外部施加压力试图阻止水流的增加。很自然你会感觉的到有个很大的水压Vr，这是螺旋水管试图对抗外部这种阻力。因为水流朝右的方向减小，也就是说I和dI/dt的方向是朝左的，根据一开始的公式，反抗的压力就是朝右的。Vr极性如图所示。

简而言之，螺旋水管的特性就是：有压力试图快速注入水流时，它就产生一个反压力对抗这种注入。当有外力试图阻止其水流流出时，它也产生一个反压力对抗这种阻止。这个特性完美的反应在了电感在电路中的作用。
先说一个三极管控制继电器的电路，虽然大家都知道怎么设计和其原理，但不见得理解的这么透彻。这个电路会很好的解释电感器件的原理，以及带来的麻烦。深入理解这个电路，对电感带来的其它危害也比较容易分析。


                                                        Fig.3  继电器保护电路

当电路中的FET从导通到关断时，三极管试图阻止线圈中的电流流动，使得继电器驱动线圈中的电流突然变为“0”（当然不是绝对的变为0，由控制信号的边沿和电路中各元件的漏电流决定）。由于由于这个突变，根据一开始的公式，以下情况发生了：

1. 从电源流过coil到FET的电流减小，因为FET关断企图阻止coil中电流流出，于是在FET的Drain端产生一个反电动势要阻止这个减小的趋势。所以在Drain会观察到一个很大的上冲电压。储能元件不是一般的元件，它们颇有骨气！我存储的电流已经满负荷，需要电流流出。你要阻止想憋死我，憋急了我就要产生大的电动势反抗！
2. 这个电流突变产生的反电动势会把Drain 的电压抬的很高。高到有可能击穿FET的程度。线圈的电感L越大，关断的越快（dI/dt）这个击穿电压越高（V=-LdI/dt）。

怎么解决这个问题？一个明显的方案就是当FET关断了coil的电流通路后，再给它提供另一个电流通路。这就是加了一个二极管通路的原因。二极管应该选用什么参数主要考虑以下一点: 二极管的正向电流应该能承受电感的泄放电流。这个电流最大值由电源电压和线圈的内阻决定。如果电感线圈的反电动势小于FET的击穿电压，不加二极管也可以。但一个很高电压过充容易对电源或者其它元件电路造成串扰。

其实在继电器打开时也产生反电动势，这个反电动势会拉低FET-Drain端的电压，有时会拉到一个负值。但一般FET内部有个反向二极管可以起到保护作用。

电感造成破坏的例子在俗称ground bouncing的情形也存在。IC的管脚都有寄生电感和电容。对于大宽度（dI很大）的快速(dt很小) 总线，当总线上有很多1变为0时，负载侧寄生电容上的电流放电，流过地线管脚上寄生电感产生反电动势，从而抬高了管脚的电压使得0有可能变成1.具体的原理和解决方法参见漫谈26。早年本人在参与一个大容量交换机开发时就碰到这个问题。其表现形式是随机的报文处理没问题。全1后边跟着全0的报文就容易出错。这是ground bouncing的典型例子。

高速电路的PCB设计减小寄生电感更显得重要。在漫谈12中聊过高频喜欢低电感。减小PCB走线电感的最重要的一点是尽量少的使用连接器和过孔。别小看过孔的设计，它是一个很容易免费得到的提高电路性能的方法。其原因是过孔除了由于每层的PAD引起的寄生电容外，还有过孔产生的寄生电感，除了去掉中间层不需要的Pad以减小寄生电容外（一般EDA工具都有这个指令），减小过孔stub的影响是一个重要的PCB设计技术。这里谈论一下可以考虑的两种设计技术。

下图中高速信号线走在第二层，如果把耦合电容加到Top层的话，就会在L2-L6有一个比较大的stub，这时只把电容放到底层，就可以显著减小stub的影响。右边图示的这种过孔又叫Through Via，如果过孔不能避免时尽量用这种



Fig 4：合理的placement减小Via Stub的影响

高速信号设计另一个常用的方法是counter boring或者叫back drill。即把Via Stub再打一次盲孔将其消除，如下图所示


Fig 5：Back drill减小Via Stub的影响

总之在PCB布线时，对于高速信号要特别注意：最好是布在同一层，比如BGA封装的都在顶层或底层走线，这样避免了Via。实在不行就尽量用Through Via，或者back drill后把Via Stub 的效果影响减到最小。 以上两种技术本人在设计中都用过。本世纪初设计一个高速网络设备时，背板有1000多对3Gbps的差分线最长的要走40英寸（近1米）以上，穷尽了当时的一切技术包括这里谈到的Via处理，最后才达到。

世上的事情都是这样，没有绝对的坏也没有绝对好。早期电感的发明是为了利用其特性实现震荡，选频，滤波等等。但无所不在的电感也在不需要它的地方，带来了很多危害。兴利除害，是我们电路设计者的职责。

不管怎的，本人不喜欢电感。能不用尽量不用。但心中始终有它，尤其在高速电路设计中要时刻想着它。

lqlcug

赞一个，视角很独特！从电路的角度来分析，就是要多一个让inductor充放电的路径。

ic魅影

讲解的很精辟。dcdc中无处不在的地弹。

sun_ic

更新了一下。增加了Via Stub的讨论

wdaq19900216

我顶。。。。

EIEfans

支持一下 很有感触

robin0338

可以去寫小說了  哈

shaanbeiren

LZ在哪，有创业或者兼职的想法没

hwx-555

很不错，把抽象变生动起来

chinest2010

说的很好呀，解释了实际电路中的很多问题！