在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5399|回复: 8

[讨论] 全差分放大器power noise对THD的影响

[复制链接]
发表于 2014-3-7 20:21:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 Chaos_Bob 于 2014-3-7 20:25 编辑

一个很结构很简单的全差分放大器,运放采用的classAB输出级。前仿在没有加电源噪声的时候,THD=-75dB@5M, 但是在加上随机的电源噪声以后(随机噪声是用verilogaA的函数产生的,线性度下降非常快,在噪声幅度到90mv时,THD=-60dB。
     请问全差分运放对电源噪声的抑制不是很好吗?仿真运放差分输出的PSSR也非常高,但是为什么电源噪声对线性度的影响这么大呢?
6E504A2BC1C2404B85DA9AAC1964A26E.jpg
发表于 2014-3-7 21:35:56 | 显示全部楼层
可能的原因是影响了电路的静态工作点了
发表于 2014-3-7 22:08:20 | 显示全部楼层
decap?
发表于 2014-3-8 14:38:13 | 显示全部楼层
Check the psrr+ @5MHz, usually the psrr+ at high frequency is very ugly!
 楼主| 发表于 2014-3-11 09:11:26 | 显示全部楼层
回复 4# lqlcug


    单端的高频的PSR的确下降了很多,但这个是全差分的啊,差分的PSR是很大的。
发表于 2016-8-4 11:19:22 | 显示全部楼层
请问一下楼主,全差分的输出噪声怎么仿?
发表于 2016-8-16 09:52:01 | 显示全部楼层
who know it??
发表于 2020-6-15 12:49:47 | 显示全部楼层
楼主解决了吗,希望指导一下
发表于 2024-9-4 20:28:46 | 显示全部楼层


Error 发表于 2014-3-7 21:35
可能的原因是影响了电路的静态工作点了


感觉影响DC工作点的话,应该不会只降这么多
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:42 , Processed in 0.026227 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表