在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3259|回复: 3

[求助] mix vt-cell used in clock tree

[复制链接]
发表于 2014-3-5 16:12:48 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下各位大牛:       在长时钟树的过程中 mix-vt cells 会带来哪些影响或问题?
 楼主| 发表于 2014-3-6 18:32:40 | 显示全部楼层
顶顶,咋没有人回答呢  
   如果在项目中 不同的block 分别采用不同阈值CK cell , 会不会有潜在的问题?
发表于 2021-5-26 15:07:44 | 显示全部楼层
同问。
发表于 2021-6-4 13:24:21 | 显示全部楼层
想提一个问题
1.不同的block里面clock tree 上为什么要用不同VT的cell?

个人理解:
一般clock tree上用的cell都是同一种VT,可以减小process variation的影响,同时需要使用LVT 或者ULVT的cell,可以减小clock latency
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 08:31 , Processed in 0.016245 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表