在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2437|回复: 1

[求助] 关于做CTS时做Gating Clock设置的问题

[复制链接]
发表于 2014-2-22 19:39:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,小弟是新人
这次碰到CTS的问题,我在clock.ctsch中设置
#------------------------------
GatingGrpModule
+ GC_3
+ GC_2
+ GC_2
+ GC_0
#------------------------------
#------------------------------
GatingGrpIn​​stances
+ GC_VGA_Clk_0/en_o_reg GC_VGA_Clk_0/C15
+ GC_VGA_Clk_1/en_o_reg GC_VGA_Clk_1/C15
+ GC_VGA_Clk_2/en_o_reg GC_VGA_Clk_2/C15
+ GC_VGA_Clk_3/en_o_reg GC_VGA_Clk_3/C15
#------------------------------
做完CTS后跳出以下错误讯息
**WARN: (ENCCK-180): CTS has ignored the 'RouteClkNet = YES' statement for the clock tree Clk.
**WARN: (ENCCK-815): FE-CTS found a clock net GC_VGA_Clk_2/en_o routed by trialRoute.
**WARN: (ENCCK-815): FE-CTS found a clock net GC_VGA_Clk_3/en_o routed by trialRoute.
**ERROR: (ENCCK-182): The clock tree VGA_Clk should not have nets routed by trialRoute.


请问这个问题要如何解决?
再来还有我试着在clock.ctsch中的AutoCTSRootPin VGA_Clk前加入
#------------------------------
DontTouchNet
+iVGA_clk
+gclk_VGA_Clk[0]
+gclk_VGA_Clk[1]
+gclk_VGA_Clk[2]
+gclk_VGA_Clk[3]
#------------------------------
但是一作CTS就会整个SOC崩溃掉,请问这是不是我指令设错才会这样?


拜托各位帮忙解决小弟的疑惑,感激不尽
发表于 2014-11-29 21:32:09 | 显示全部楼层
HAODONGXIA
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-3 07:05 , Processed in 0.019438 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表