求助有关dvb-t发射基带fpga实现的时钟模块产生问题？

casxjs

各位学长，小弟近期正在从事dvb-t发射基带fpga实现项目，遇到点难题，请各位学长解惑，众所周知，dvb-t发射基带有多种时钟速率，信源端有一时钟速率，外编码又有一时钟速率，内编码又有多个时钟速率，ofdm调制又存在多个时钟速率，如此多的时钟，通过fpga 时钟ip核实现，所得到的时钟与实际所想得到的时钟有一定偏差，但如果无法实现各个时钟对的精确匹配，其发射信号频谱就会出现失真，恳请有经验的同志给小弟指点迷津。