DAC SFDR仿真问题

neter · 发表于 2015-3-4 13:41:15

感謝3樓與4樓詳細的說明...

maocion · 发表于 2015-10-27 20:33:43

我之前没仿真过DAC，现在老板让我设计一个10bit的DAC，刚刚将电路搭建完，用的是Cadence仿真，不怎么会用Verilog A ，直接用计数器产生输入，不知道可行否？

maocion · 发表于 2015-10-27 20:34:32

回复 4# 丝丁

我之前没仿真过DAC，现在老板让我设计一个10bit的DAC，刚刚将电路搭建完，用的是Cadence仿真，不怎么会用Verilog A ，直接用计数器产生输入，不知道可行否？

wangheng1991 · 发表于 2015-12-3 10:13:47

回复 1# 丝丁

我想问问你这样仿真仿真时间长不长？大概有多少？我也是这样做的但发现仿真用的时间太长了

xiaobao31 · 发表于 2017-7-19 21:50:45

O(∩_∩)O谢谢

ccpi · 发表于 2018-8-11 08:49:17

Thanks

edwardk · 发表于 2018-11-14 07:58:06

没有人知道吗？

WENSHANGLI · 发表于 2019-5-4 16:01:51

学习下

zacknight · 发表于 2021-3-4 16:34:30

有帮助，谢谢

Harold-HAN · 发表于 2023-6-9 19:04:10

求助，如果输入信号本身带有直流偏置，那spectrum中的设置是否有某一项是和输入信号直流偏置相关的？

[求助] DAC SFDR仿真问题