|
200资产
本帖最后由 teaburg 于 2014-1-11 12:25 编辑
问题是这样的:
我将一个 .v模块拆分成四个,其中顶层为 Intro_Top.v
调用的子模块为 AndOr.v ,SR.v 和XorNor.v
AndOr InputCombo01 (.X(ab), .Y(bc), .A(A), .B(B), .C(C));
SR SRLatch01 (.Q(q), .Qn(qn), .S(bc), .R(D));
XorNor OutputCombo01 (.X(X), .Y(Y), .A(ab), .B(q), .C(qn));
我在CIW窗口将四个verilog模块一起import 进一个Library
进入verilogIN窗口,将四个.v文件全部Import
没有报错,四个文件全部出现早Library中,有functional和symbol
然后新建一个schematic,插入symbol Intro_Top]
选中模块,按下快捷键e ,弹出的是symbol而不是子模块
我认为,为了更方便的使用verilog,输入顶层以及全部子模块时,应该是可以查看已经连接好的子模块的,像这样
顶层
子模块
子模块的子模块
子模块的门级电路
求高手解答,悬赏200 |
|