在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4542|回复: 7

[求助] xilinx v5 PCIe核的使用

[复制链接]
发表于 2014-1-8 14:43:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
近期正在研究xilinx PCIe核的使用,硬件环境XC5VLX50T-1FF1136,软件使用的是ISE14.4+Modelsim se6.5,根据IP核手册说明,建立了工程并加入了example design和source中的文件,综合布线这些都已经通过了,但是在ISE中启动Modelsim时老是提示错误,错误都是指向include文件里的语法不符合,对这个问题很疑惑,不知道大家有没有也遇到这种情况。
          还有一个问题就是之前使用EMAC核的时候,都是添加核的.XCO文件,但是这是做PCIe添加核的.V文件可以编译通过,但是添加.XCO文件时提示error:HDLCompilers:26:“simulation/dsport/pci_exp_expect_task.v”expecting "eof",found "reg";这个文件是仿真的时候才用的到的,现在我只是综合还没有仿真问什么会说这个文件出错,很疑惑,请大家多多指教。
发表于 2014-1-8 15:39:37 | 显示全部楼层
只用过V7+vivado的pcie core。
有没有直接上板看一下呢?
发表于 2014-1-9 09:19:18 | 显示全部楼层
回复 1# jazz850410


    表示支持!希望调试顺利!
 楼主| 发表于 2014-1-10 14:58:54 | 显示全部楼层
还没有上板子,如果有做过PCIe接口的,麻烦来指点一下,现在真的是很疑惑。
发表于 2014-1-13 10:11:50 | 显示全部楼层
不太清楚,不过有可能是ISE14.4+Modelsim se6.5兼容性问题,第二个问题总遇到,不过不影响实际应用,就没深究。看看有人解答一下不
 楼主| 发表于 2014-1-21 11:17:34 | 显示全部楼层
问题已经解决了,确实是modelsim的版本太低造成的,现在仿真已经能跑起来了,感谢大家的帮助。
发表于 2016-9-26 19:01:03 | 显示全部楼层
求帮助啊?怎么实现的
发表于 2016-9-26 20:39:03 | 显示全部楼层
6666666
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 20:36 , Processed in 0.026594 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表