在一个单端供电VDD~0V的电路内部可不可能有负电压？

lishiliang · 发表于 2013-12-29 15:35:42

您需要登录才可以下载或查看，没有账号？注册

×

如题，在一个VDD=1.8V的CMOS电路中，可不可能存在+0.9V~-0.9V的形式存在？？

求举例说明~~

semico_ljj · 发表于 2013-12-29 19:00:31

可以构建负压电路

hszgl · 发表于 2013-12-29 19:05:34

用开关电容可以搞出来。

lishiliang · 发表于 2013-12-30 15:37:08

回复 3# hszgl

用开关电容实现的负电压精度有多高？？可以作为基准电压吗？？

ygchen2 · 发表于 2013-12-30 22:49:34

设计得当，片上负电压当然没有问题，但需要小心，一般设计的某些想当然思维，很可能会忽略二极管会导通的情况的存在。。。

semico_ljj · 发表于 2013-12-31 09:47:25

回复 4# lishiliang

量产5%左右吧！单纯仿真会比较高 1%~2%

账号		自动登录	找回密码
密码			注册

[讨论] 在一个单端供电VDD~0V的电路内部可不可能有负电压？