求LDO大牛解答

CDS

最近在看LDO方面的资料，有几个问题一直悬而未解，求LDO大牛给通俗的解答一下。1. 关于PMOS开关管的频率补偿。看现在的LDO SPEC都是外接1uF量级的陶瓷电容。是否ESR零点已经设计在带宽之外了，电容ESR在频率分析时可以忽略了？环路的零极点分布是怎样设计的，关于误差放大器极点，输出极点是如何设定的？
貌似更多的设计者会选择输出极点为主极点，误差放大器极点为次主极点吧，这样可以尽量的增大带宽，提高瞬态响应特性。不知道我的理解是否正确。
2. 关于开关管用NMOS还是PMOS，各有什么优缺点？
我的理解是PMOS的电路更简单，静态功耗小，但输出为共源级，输出阻抗变化大，Load Regulation差，频率补偿复杂，带宽低，瞬态响应差。
NMOS开关需要用Charger Pump，静态功耗大，电路复杂，但输出为Follower，输出阻抗小，Load Regulation好，输出极点在高频，频率补偿简单，带宽高，瞬态响应好。
3. 关于Line Regulation（LNR)与PSRR。我理解为LNR就是直流下的PSRR，按照运放的理解，直流PSRR好于交流PSRR，那应该LNR好于PSRR。但看有些公司的SPEC，LNR却比1KHz下的PSRR差。例如LNR只有50dB,1KHz PSRR有70dB，这是为什么？是用什么特殊办法提高交流的PSRR吗？

期待LDO方面的大牛帮忙解答一下，谢谢啦！

CDS

有人围观，没有解答呢。顶起！

lucia_wan

探讨一下吧，
1.LDO的补偿方式很多种，如果你外挂输出电容，那么ESR的变化往往是我们不能控制的，所以可能在有的负载条件下ESR形成的零点在带外，有的负载条件下在带内。输出外挂电容的时候，往往输出极点已经非常低，所以内部误差放大器没办法保证在所有负载范围内为主极点，一般情况下只能做此极点。
2.NMOS和PMOS取决于应用；
3.交流PSRR提高方式很多，一般会把某个关心的频率范围内做的比较好。提高低频的可以采取NMOS结构，提高bandgap的PSRR和LDO的增益。关心高频的可以在LDO输出上加电容。

CDS

感谢lucia_wan的回复！想再继续问一下
对于问题1，现在的LDO外挂电容都是1uF量级的陶瓷电容，ESR应该很小了吧？关于电容的ESR参数在哪里能找到呢？
对于问题2，请举几个例子说明一下，NMOS开关和PMOS开关LDO的特性不同与应用场合不同。
谢谢！

CDS

LDO大牛都去哪里了呢？还是我的问题太弱了？

newwei

围观一下，等待大牛让我膜拜

camelotking

1.LDO的补偿方式很多种，如果你外挂输出电容，那么ESR的变化往往是我们不能控制的，所以可能在有的负载条件下ESR形成的零点在带外，有的负载条件下在带内。输出外挂电容的时候，往往输出极点已经非常低，所以内部误差放大器没办法保证在所有负载范围内为主极点，一般情况下只能做此极点。

this is correct. The ESR is not constant, so it's not controllable. Usually, we don't count on this to compensate the LDO. Especially, your customers may not use good-quality caps for LDO. If your LDO needs very precise cap, no body will use it. A 4.7uF cap can be 3.3uF due to mass production variation. This is allowed.

If the LDO is used to supply big transient current, we usually use external cap to hold the voltage. For example, monolithic POL need LDO to supply LSFET gate current. Under this requirement, intneral compensation is not good enough to provide big in-rush current to turn on LSFET efficiently.


2. PMOS and NMOS. It's very seldom to see "charge pump+NMOS" LDO. LDO is used to prvoide power for internal circuit. The charge pump need to work without LDO. This will become checken-and-egg issue. If VIN is much higher than VOUT, we may use NMOS. Most of time, we use PMOS as passing devices. Circuit complexity make "NMOS passing device" not popular.

jeffej

lnr and psrr are different issue

Hsiung

camelotking 发表于 2021-2-7 15:02
1.LDO的补偿方式很多种，如果你外挂输出电容，那么ESR的变化往往是我们不能控制的，所以可能在有的负载条件 ...

牛牛牛牛

camelotking

camelotking 发表于 2021-2-7 15:02
1.LDO的补偿方式很多种，如果你外挂输出电容，那么ESR的变化往往是我们不能控制的，所以可能在有的负载条件 ...

You need to think about what LDO stands for. LDO means "Low Drop Out". Basically, the drop out spec define if the output voltage is fixed, how low the supply voltage can be.

If you use NMOS, the question will be if the supply voltage is high enough to accommodate the output voltage.

Usually, chip will have supply voltage working range, which also define UVLO (under voltage lock out) design.

You need to think about if the LDO can work under the lowest supply voltage