在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1668|回复: 1

[招聘] 前端后端职位 亮相 简历发boss@hi-talent.net

[复制链接]
发表于 2013-12-11 22:57:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×

1.Senior ASIC Digital Design Engineer


Responsibilities:
l  Responsible for logic design and verification in low-power wireless communications chips.
l
  Also responsible for module-level lint checking, timing checking and formal verification.
Qualifications:
l
  Proficiency in logic design, simulation, synthesis and testing.
l
  Proficiency in Verilog and its simulation environment.
l
  Experience with low-power design.
l
  Good knowledge of SOC design.
l
  Experience in wireless communication or multimedia technologies is a plus.
l
  Experience in ARM and AMBA design is a plus.
l
  Self-motivated and good team player.
l  MSEE or BSEE with 4+ years.

2.高级芯片后端设计工程师

Job Description
1
、参与超大规模SOC芯片物理设计的全流程;
2
、挑战实现业界速度最快、功耗最低的高性能SOC芯片;
Qualification
1
、本科4年以上相关工作经验(硕士3年以上相关工作经验),并有实际的tapeout经验;
2
、熟练掌握深亚微米后端物理设计流程;

3、熟练使用Synopsys, CadenceMagma等数字芯片物理设计工具;

4、熟练使用Calibre等物理验证工具;熟练使用PT等时序验证工具;

Best Regards,

Jane.Jin

Principal Consultant & General Manager @ Hi-Talent Consulting Co.,Ltd.

上海芯相会企业管理咨询有限公司

上海芯得企业管理咨询有限公司

Mob:        18502155252

Skype:      ScarlettJaneJin

E-Mail:      Jane-Jin@Hi-Talent.net

QQ:         983144394

Blog:        http://blog.sina.com.cn/u/1716864892

Weibo:      http://weibo.com/u/1716864892

webside   www.hi-talent.cn

[img]http://cli.im/qr/3204734?NU7nR[/img]

发表于 2013-12-12 09:08:36 | 显示全部楼层
工作地点是哪里?
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:39 , Processed in 0.020512 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表