本帖最后由 朱立平 于 2014-4-25 12:17 编辑
回复 15# zhang209a
對您與各位弟兄很不好意思 這麼晚回您帖子 因為真的太忙了
以個人經驗
1. 首先根據客戶或是市場需求 先定義出產品規格
2. 如果是pin to pin compatible類型產品 那麼 IC 腳位,封裝,功能,規格,都固定了 如果可以自己定義整個產品(整個電子 系統)那最好了 這樣可以效能或是成本最佳化.
3. 開發新產品 (不是pin to pin compatible 而是以自由規劃 PCB 以及各PCB板元件(BOM list)) 首先就是收集這個產品 相關的前幾名公司的 data sheet, applicate note (非常非常重要 在各國際大公司網站上像是 Analog Devices, TI, Cirrus Logic 等公司就寫的很好 必然要看 有很多寶貴的技術資料) 或是相關書籍,國際論文(好的才看 JSSC or ISSCC 很多等級比較差的論文都在胡扯!!! 千萬不要看 要有判斷力),全球前幾名公司相關產品公司的專利 這些都必須要仔細 研讀 思考
a. 接著依據功能劃分各block (類比IP可以考慮後續產品的重覆運用所以可比做較廣義的定義 比方可以多做一些via / metal selection, analog hard IP block(layout) 內部出pin位置考量 ) backup MOS, capacitor, resistor or backup circuit etc. digital IP 就比較少用hard IP, 各block盡量多寫注解 以方便交接或是轉移但是都必須要寫IP 規格書 以及總體IC規格書 以免以後忘記或是改版以及後續撰寫data sheet之用
b. Power domain on PCB: 如果PCB客戶那裡已經沒法改就沒辦法 原則上PCB (PCB如果沒做好IC設計的再好都不會 有好效能 千萬切記!!! 所以PCB規劃是類比或是數位工程師的重要工作)
上就必須把數位/類比power domain分開(DVDD,AVDD,DGND,AGND) PCB ground必須要一整片 如果是雙層板 多打一些灌孔 讓高頻信號(power noise)
可以快速通過 讓兩邊ground盡量在高頻為低阻抗 數位類比要分開ground 最後再用一個bead在某一點接起來 PCB 上analog & digital power 必須要做decoupling
(參見 Analog devices公司之網上文件 AN-202, MT-101, AN-1099 等, Analog Devices 之網上application note是一個類比工程師的寶庫 千萬不能錯過) 盡量IC power & ground出PIN在旁邊用小電容(0.1uF 要用最小的 那種電容封裝 因為高頻特性好高頻阻抗低) 直接焊在越接近IC power & ground 腳位
然後在附近用1uF/4.7uF/10uF(鉭質電容頻率響應比較好 但是較貴 低頻頻率響應是平的 你可以挑選便宜好用的 MLCC電容 因為MLCC是固態電容壽命較久被動元件選擇學問很大 直接跟你做的系統使用年限品質 有相當大的關係 有些高壓或是大電流應用都要考慮預留耐壓數耐用性等)之電容連接VDD & GND.
電容的耐用性直接決定你的產品壽命(越接近IC的高頻小電容0.1uF關係最大 這是在PCB的部分 如果是內部就是要考 慮 electron migration 就是設計電流與線寬的關係
這部份必須以FAB的資料為準 因為FAB會去做各種實驗 然後寫在文件裡面)
如果PCB上的電容壞掉整個系統會快速損毀掉 (power voltage會瞬間高到IC內部半導體元件所能承受的最大值 運作 久了這些元件就損毀了)
c. 接下來要chip floor plan 規劃 根據IC pin腳/封裝 規劃 floor plan, power domain 電路等級以及layout等級 (需要跟PCB設計一起考慮), power line (wider is better consider election migration spec.in FAB data according the current, power line corner 須切45度以免尖端放電與轉角處大電流電子衝入SiO2 嵌在SiO2以內 造成永久性電性改變 切45度時要注意off grid 問題 可以先用modify corner再用polygon描一變
然後merge. metal line 走線轉角處須切45度 防止尖端放電 如果是HV MOS更考慮 與低壓區電路分離距離與 breakdown 或是current crouding & latch-up問題
(雖然製程以後轉角會變圓一點). metal 1 走線須防止寄生MOS形成 layout要考量的東西很多很雜 之後有機會再撰 文跟各位分享layout相關注意事項 這個layout與製程和元件相關性非常高 所以類比工程師要懂製程與原件
相關性非常高 很多東西要考慮 layout的好壞直接影響電路的特性 所以思考佈局layout也是類比工程師工作的一部分 (例如 antenna rule, guard ring, guard ring power, buttom isolation, latch-up 防止(非常重要), 防止產生 寄生元件(這個不小心產生的寄生元件在layout上非常重要 FAB給的LVS command file 通常抓不出來)等等
常常FAB給的書面資料與command file數據不合(因為是不同team在update) 這個也常發生,要核對書面資料數據與 command file數據digital floor plan是先以analog IP特性取捨為優先考量 但是如果是切成一些畸零地 會發生嚴 重的routing問題 還是以長方形floor plan為優先
APR根據gate count大小,low power design需要考慮 hierarchical layout, power IR drop analyis, IR drop effect timing, timing analysis ,timing sign-off, buffer insertion for long path & feed through different power domain or clock domain,low power design, power switch, SI problem, ILM, timing borrowing,EM 等等)
盡量多跟製程廠人員溝通學習 多看書 (做類比電路一定要懂layout),PAD selection (analog output, digital scan chain or ATPG pattern)
,PAD selection/ PAD ring 規劃/ PAD power 規劃(考量整體IC之ESD, PAD盡量用原廠的 切記!!! 除非你真的會設 計ESD 才用自己做的PAD,不然風險很大, 封裝可行性,test mode), noise isolation/analog signal critical signal use fully differential & shelding 等
|
/1 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2013-12-2 15:58:17
发表于 2014-1-9 22:31:05
楼主