求助，关于后仿真的问题

Veriart

目前采用的APR工具是SOCEncounter，布局布线之后生成SPEF文件，用这个SPEF给PT做STA。

有如下问题需要请教大家：
1、SOCEncounter做APR的时候，互连线的RC信息完全来自于LEF文件。可是LEF文件中给出的各金属层RC信息十分简单。真实情况下，一个连线的寄生RC应当由它周围的情况决定。由于SOCEncounter做APR时并不知道底层CELL的内部版图信息，所以，连线和底层CELL之间的寄生无法提取。因此，SOCEncounter产生的SPEF并不是最准确的。不知道这一想法是不是正确？
2、完成APR之后，得到了版图。代工厂在制作芯片的时候，会去补金属密度。增加的这部分金属并不存在于原来的版图里，那么为了避免这部分金属造成的寄生，是不是需要用MetalDensityBlock(MDBLK)层将整个电路框起来？
3、现在设计基于180nm工艺设计，时钟频率只有4MHZ，所以SETUP应该没有问题。使用SOCEncounter输出的SPEF在PT里做STA，在BEST\TYPICAL\WORST三种情况下得到的HOLD的SLACK分别是0.28n/0.67n/1.32n。手边现在没有STAR-RC，只有Calibre，所以不知道如何从实际版图里提取RC做STA。如果只按照上述SOCEncounter输出的SPEF做STA得到的结果，是不是保险？

谢谢！！