在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 23614|回复: 180

Verilog-A 模拟电路设计语言参考手册 免费

[复制链接]
发表于 2007-3-2 19:06:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x


Verilog-A Language Reference Manual,  模拟电路设计语言参考手册



[ 本帖最后由 jixufengyu 于 2007-3-22 15:44 编辑 ]

Verilog-A Language Reference Manual.pdf

272 KB, 下载次数: 900 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-3-2 22:09:49 | 显示全部楼层
谢谢了,好东西
 楼主| 发表于 2007-3-2 22:40:30 | 显示全部楼层


原帖由 fanjx 于 2007-3-2 22:09 发表
谢谢了,好东西




很高兴资料对大家有用
发表于 2007-3-13 14:48:46 | 显示全部楼层
bu guan ru he
xian xia xia la
发表于 2007-3-13 14:54:49 | 显示全部楼层
谢谢拉!
发表于 2007-3-21 21:36:27 | 显示全部楼层
有钱真好!没钱想下载,只好眼馋了
sigh
发表于 2007-3-22 09:02:51 | 显示全部楼层
谢谢楼主!好东西呀!
发表于 2007-3-22 10:23:31 | 显示全部楼层

很好

这样的好东西你怎么忍心不回复
发表于 2007-3-22 10:58:48 | 显示全部楼层
现在这样的好同志不多啦!
赞一个!
发表于 2007-3-22 12:18:42 | 显示全部楼层
谢谢,还有更详细的么!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 02:14 , Processed in 0.024022 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表