[求助求助]新手刚学Verilog，希望哪位大神帮忙写下这个verilog代码

joebaibai

设计一个32位浮点加法器； 写了好久实在不会写

浩然若枫

回复 1# joebaibai

这个是通过仿真的，你可以参考一下。你先要搞明白浮点数据的结构是什么样的，哪些位都分别代表什么，在去做加法器，就比较简单了！附件不支持.v文件？？？  直接写吧

1. `timescale 1ns / 100ps
   
2. 
   
3. module fpu_add( clk, rst, enable, opa, opb, sign, sum_2, exponent_2);
   
4. input                clk;
   
5. input                rst;
   
6. input                enable;
   
7. input        [63:0]        opa, opb;
   
8. output                sign;
   
9. output  [55:0]        sum_2;
   
10. output        [10:0]        exponent_2;
    
11. 
    
12. reg   sign;
    
13. reg   [10:0] exponent_a;
    
14. reg   [10:0] exponent_b;
    
15. reg   [51:0] mantissa_a;
    
16. reg   [51:0] mantissa_b;
    
17. reg   expa_gt_expb;
    
18. reg   [10:0] exponent_small;
    
19. reg   [10:0] exponent_large;
    
20. reg   [51:0] mantissa_small;
    
21. reg   [51:0] mantissa_large;
    
22. reg   small_is_denorm;
    
23. reg   large_is_denorm;
    
24. reg   large_norm_small_denorm;
    
25. reg   [10:0] exponent_diff;
    
26. reg   [55:0] large_add;
    
27. reg   [55:0] small_add;
    
28. reg   [55:0] small_shift;
    
29. wire   small_shift_nonzero = |small_shift[55:0];
    
30. wire        small_is_nonzero = (exponent_small > 0) | |mantissa_small[51:0];
    
31. wire   small_fraction_enable = small_is_nonzero & !small_shift_nonzero;
    
32. wire   [55:0] small_shift_2 = { 55'b0, 1'b1 };
    
33. reg   [55:0] small_shift_3;
    
34. reg   [55:0] sum;
    
35. wire   sum_overflow = sum[55]; // sum[55] will be 0 if there was no carry from adding the 2 numbers
    
36. reg   [55:0] sum_2;
    
37. reg   [10:0] exponent;
    
38. wire   sum_leading_one = sum_2[54]; // this is where the leading one resides, unless denorm
    
39. reg   denorm_to_norm;
    
40. reg   [10:0] exponent_2;
    
41. 
    
42. always @(posedge clk)
    
43.         begin
    
44.                 if (rst) begin
    
45.                         sign <= 0;
    
46.                         exponent_a <= 0;
    
47.                         exponent_b <= 0;
    
48.                         mantissa_a <= 0;
    
49.                         mantissa_b <= 0;
    
50.                         expa_gt_expb <= 0;
    
51.                         exponent_small  <= 0;
    
52.                         exponent_large  <= 0;
    
53.                         mantissa_small  <= 0;
    
54.                         mantissa_large  <= 0;
    
55.                         small_is_denorm <= 0;
    
56.                         large_is_denorm <= 0;
    
57.                         large_norm_small_denorm <= 0;
    
58.                         exponent_diff <= 0;
    
59.                         large_add <= 0;
    
60.                         small_add <= 0;
    
61.                         small_shift <= 0;
    
62.                         small_shift_3 <= 0;
    
63.                         sum <= 0;
    
64.                         sum_2 <= 0;
    
65.                         exponent <= 0;
    
66.                         denorm_to_norm <= 0;
    
67.                         exponent_2 <= 0;
    
68.                 end
    
69.                 else if (enable) begin
    
70.                         sign <= opa[63];
    
71.                         exponent_a <= opa[62:52];
    
72.                         exponent_b <= opb[62:52];
    
73.                         mantissa_a <= opa[51:0];
    
74.                         mantissa_b <= opb[51:0];
    
75.                         expa_gt_expb <= exponent_a > exponent_b;
    
76.                         exponent_small  <= expa_gt_expb ? exponent_b : exponent_a;
    
77.                         exponent_large  <= expa_gt_expb ? exponent_a : exponent_b;
    
78.                         mantissa_small  <= expa_gt_expb ? mantissa_b : mantissa_a;
    
79.                         mantissa_large  <= expa_gt_expb ? mantissa_a : mantissa_b;
    
80.                         small_is_denorm <= !(exponent_small > 0);
    
81.                         large_is_denorm <= !(exponent_large > 0);
    
82.                         large_norm_small_denorm <= (small_is_denorm && !large_is_denorm);
    
83.                         exponent_diff <= exponent_large - exponent_small - large_norm_small_denorm;
    
84.                         large_add <= { 1'b0, !large_is_denorm, mantissa_large, 2'b0 };
    
85.                         small_add <= { 1'b0, !small_is_denorm, mantissa_small, 2'b0 };
    
86.                         small_shift <= small_add >> exponent_diff;
    
87.                         small_shift_3 <= small_fraction_enable ? small_shift_2 : small_shift;
    
88.                         sum <= large_add + small_shift_3;
    
89.                         sum_2 <= sum_overflow ? sum >> 1 : sum;
    
90.                         exponent <= sum_overflow ? exponent_large + 1: exponent_large;
    
91.                         denorm_to_norm <= sum_leading_one & large_is_denorm;
    
92.                         exponent_2 <= denorm_to_norm ? exponent + 1 : exponent;
    
93.                 end
    
94.         end
    
95. 
    
96. endmodule
    
97. 
    

复制代码

joebaibai

回复 2# 浩然若枫


    谢谢建议。thks

hgd2zp

挺有意思的。