PLL中关于环路滤波器的问题

buckaroo · 发表于 2013-10-15 11:44:34

再具体一点就是这样，首先CP出来只需要一个C1，就OK，但是这样的话，加上VCO的极点，系统就不稳定了，所以需要引入R来加入一个零点补偿，引入R以后，因为电流充到R上会产生i*R的突变电压，从而产生很大的spur，所以再引入一个C2来减小突变电压。从而就形成了经典的PLL架构。

djallonchina · 发表于 2013-10-15 18:46:20

回复 11# buckaroo

谢谢你的耐心回复！大概明白你的意思，主要是因为电流流过R时，会产生IR drop，输出电压会有抖动，通过添加电容C减小抖动，从而减小输出杂散。

liliheqing · 发表于 2013-10-25 17:33:11

这个C2的作用拉扎伟的书上有介绍啊，选择到C1的1/10到1/5,就不会对闭环响应时间和频率产生影响，不知道靠谱不靠谱

jiang_shuguo · 发表于 2013-10-25 19:32:12

回复 13# liliheqing

你推到下就知道很靠谱

02015678 · 发表于 2013-10-25 21:21:23

没有C2会让VCO Overload的，再一个楼上各位高手说的很好~
即使VCO没有Overload也会出现Reference Spur等Side Effect劣化输出性能啊。

williamy · 发表于 2014-8-7 14:56:46

有的论文说，为了jitter的考虑，一般C2=(1/50~1/10)的C1

FPGA工程者 · 发表于 2014-8-7 19:18:15

李宇根的PLL讲义说要加一个C2来防止大的电压突变

fanfanfanfan001 · 发表于 2014-8-18 10:12:01

好像方向标反了吧

nareshreddy · 发表于 2014-12-8 00:43:36

vxcvxvvvxvxvxvxcvxcx

[讨论] PLL中关于环路滤波器的问题