在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3938|回复: 3

[求助] 时钟芯片给FPGA供给差分100M时钟,但是signaltap捕捉不到该时钟?

[复制链接]
发表于 2013-9-28 12:10:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
用示波器测时钟芯片产生的时钟是有的,为什么FGPA捕捉不到。同样的板子,另外一块板子为什么就可以捕捉到?
发表于 2013-9-29 11:02:42 | 显示全部楼层
你是怎么判断FPGA内有捕捉到呢?还还不如用时钟点个测试灯试下,或者计数
回复 支持 反对

使用道具 举报

 楼主| 发表于 2013-9-29 14:41:34 | 显示全部楼层
这个也试过了。用这对时钟是不行的,可是用别的单端时钟就可以是led频闪。
回复 支持 反对

使用道具 举报

发表于 2013-9-30 10:00:27 | 显示全部楼层
Altera:从程序中,与一般的单时钟输入完全相同,看不出时钟是否是差分输入,仅在约束文件中,指定管脚的电平类型时,选择lvds,而不是一般的lvttl.由于工程师的习惯,可以通过两种途径实现,一种是直接修改xx.qsf文件,一种是在GUI界面下直接对Pin 属性进行约束.两者的效果一致.
百度很强大的
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-13 16:41 , Processed in 0.019601 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表