设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于quartusII 中对工程进行编译综合的各个步骤的问题 ...

发新帖

查看: 3374|回复: 1

[求助] 关于quartusII 中对工程进行编译综合的各个步骤的问题

发表于 2013-9-16 23:03:33 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

quartusII 中对工程进行编译综合包括5个环节，如下图所示，有木有大神可以详解一下这些步骤到底在干什么，主要产生什么文件？
灰常感谢！

quartus II.png

quartus II.png

Quartus, 编译, 步骤, 综合

相关帖子

回复

发表于 2013-9-17 08:59:44 | 显示全部楼层

analysis 是检查你的设计代码是否有错误，synthesis是将你的设计代码综合成netlist；Fitter就是将你的netlist在FPGA里面布局布线；Assembler会产生下载固化文件；TimeQuest是对你的设计做时序分析；

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:12 , Processed in 0.017769 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表