设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 求助,谁有乘法器和除法器完善的从理论到Verilog HDL语言 ...

1 ... 13 14 15 161718 19 20 21 ... 24 / 24 页下一页

返回列表发新帖

楼主: xvminjun

求助,谁有乘法器和除法器完善的从理论到Verilog HDL语言实现的资料啊

发表于 2010-5-28 11:22:02 | 显示全部楼层

好，谢谢！

回复支持反对

使用道具举报

发表于 2010-5-28 15:33:33 | 显示全部楼层

希望能有所帮助

回复支持反对

使用道具举报

发表于 2010-6-11 11:22:42 | 显示全部楼层

hao dong xi
xie xie louzhu

回复支持反对

使用道具举报

发表于 2010-6-11 11:27:25 | 显示全部楼层

好东芝，要好好研究下

回复支持反对

使用道具举报

发表于 2010-6-11 14:25:08 | 显示全部楼层

谢谢分享
3# xvminjun

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-11 15:25:04 | 显示全部楼层

我刚写了个乘法器一直做到nanosim

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-12 09:10:16 | 显示全部楼层

看看，貌似名字不错

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-13 00:24:13 | 显示全部楼层

ddddddddddd

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-13 11:31:31 | 显示全部楼层

divisor ne ? 43# wook

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-13 12:02:49 | 显示全部楼层

mei banfa

回复支持反对

使用道具举报

1 ... 13 14 15 161718 19 20 21 ... 24 / 24 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-30 12:17 , Processed in 0.019379 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表