在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 51705|回复: 150

[资料] Synopsys和Cadence最新软件网盘分享3(13年9月更新)

[复制链接]
发表于 2013-9-6 15:07:35 | 显示全部楼层 |阅读模式
发表于 2013-9-6 16:05:44 | 显示全部楼层
TTI是什么软件的缩写啊
发表于 2013-9-6 16:08:46 | 显示全部楼层
又新开了一个贴啊。。
发表于 2013-9-6 18:50:56 | 显示全部楼层
果断收藏之
 楼主| 发表于 2013-9-6 20:08:30 | 显示全部楼层
回复 2# zzczx

我也不知道,不过有坛友需要、

OVERVIEW
Cadence Interconnect Workbench enables early Performance Analysis and Verification of System on Chip Interconnects.
The Interconnect Workbench includes generation of UVM_E and UVM_SV testbench code from an IPXACT description of the interconnect design.
The generated testbench can then be used for Metric Driven Verification of Performance Analysis.
发表于 2013-9-6 20:11:59 | 显示全部楼层
TTI 要和vipcat113 一起使用,做总线性能评估
发表于 2013-9-6 20:21:58 | 显示全部楼层
TTI 和RC是干啥用的?
发表于 2013-9-6 23:27:24 | 显示全部楼层
楼主,看能否传一个synopsys的Formality
发表于 2013-9-6 23:36:26 | 显示全部楼层
回复 1# 504472832


    好东东,下载看看
发表于 2013-9-7 13:27:26 | 显示全部楼层
多谢释疑。 rc是rtl compiler,cadence的综合工具
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 19:33 , Processed in 0.030502 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表