在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2246|回复: 4

verilog代码转换门级表示

[复制链接]
发表于 2013-9-3 15:02:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人新人菜鸟
请问写了一些verilog代码(可综合的语句)之后,能否(怎样)把它转化成门级(最简单的门)表示的verilog代码呢?(什么工具,DC可以吗?)
发表于 2013-9-3 16:30:59 | 显示全部楼层
网表不就是门级的VERILOG嘛  你还要什么
发表于 2013-9-4 17:16:23 | 显示全部楼层
dc可以。还要一个综合库。
发表于 2013-9-5 09:00:52 | 显示全部楼层
回复 1# yyhh830

所谓的可综合,就是可以通过综合软件映射到标准单元,看来楼主对于verilog的一些概念还不是很熟悉啊,建议你看看《Verilog HDL数字设计与综合》这本书,应该能解决你的问题。
发表于 2013-10-12 08:12:40 | 显示全部楼层
DC可以的。或者用FPGA工具。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 19:32 , Processed in 0.016528 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表