veriloga

liyanwei106

在veriloga中如果输入是一个vector类型的，比如2bitDAC，生成symbol时是in《0:1》，但是我想要in【0】和in【1】这种形式应该怎样编写程序那？谢谢。

朱立平

Verilog A is garbage, please use hspice + Verilog, or pure Verilog use real variable

wildgoat

在veriloga中如果输入是一个vector类型的，比如2bitDAC，生成symbol时是in《0:1》，但是我想要in【0】和in【 ...
liyanwei106 发表于 2013-8-29 20:59

                               
登录/注册后可看大图

你这样做的目的是什么？你用Spectre仿真？

如果是cadence下用spectre仿，那你可以在module里面定义的时候将in<0:1>拆开啊，比如写成in0，in1之类的。
这样生成symbol的时候应该就是有独立的in0，in1端口了吧。但是不知道这样是不是你想要的。

用hspice仿真时，网表里调用verilog-a模块时，所有的verilog-a的bus类型的输入输出都是需要“打散”了引用的。
比如module里面有输入in<0:1>，在spice网表里应用的时候必须是 XXX  ..., in0, in1, ...这样的形式的。

希望能对有所帮助。

liyanwei106

回复 3# wildgoat


    我主要想编写一个可以改变位数的DAC，如果直接拆开编辑就成固定的了，我用parameter形式编写了一下，会报错，因为用到V(in)这样的形式，i就得定义成genvar变量，这时候就只能用宏观的define来定义。
define bits 3 这种形式就不会像parameter real bits=3;那样报错了，但是出现的问题就是in<0:2>而我想得到的是in[0] in[1] in[2].希望可以给我解答，谢谢。

zhongbo1127

Verilog A is garbage, please use hspice + Verilog, or pure Verilog use real variable
朱立平 发表于 2013-8-30 09:45

                               
登录/注册后可看大图

    这位仁兄，一上来就给人家全盘否定了。说说看您对verilogA的高见。

朱立平

這是善意的提醒 希望各位不要繞一大圈 幾年後您就了解 我的好意

朱立平

回复 5# zhongbo1127


   盡量多用用 當我沒說

wildgoat

回复  wildgoat


    我主要想编写一个可以改变位数的DAC，如果直接拆开编辑就成固定的了，我用parame ...
liyanwei106 发表于 2013-8-31 09:58

                               
登录/注册后可看大图

暂时想不出什么好方法
不过还是对于你为什么执着的需要in[0],in[1]这样的形式不太理解,
in<0:1>这样的形式一样可以单独调用各路信号啊

liyanwei106

那怎样才能单独调用各路信号那？谢谢。

ustcgodman

可以的