在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3388|回复: 6

[求助] PT-PX功耗分析问题

[复制链接]
发表于 2013-8-27 18:42:49 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近,我用PX工具对设计进行功耗分析,分析结果显示:设计中时钟的功耗占了总功耗的95%。我改变了时钟频率和激励,虽然总功耗在不同情况下会有变化,但是时钟功耗总是占了95%左右,这是为什么啊?有没有人也遇到过同样的问题?
发表于 2013-8-27 23:03:38 | 显示全部楼层
注意toggle rate的设定
发表于 2013-8-28 13:21:45 | 显示全部楼层
建议还是用VCD 更贴近实际
 楼主| 发表于 2013-8-29 21:29:36 | 显示全部楼层
回复 2# 陈涛


   我是用VCD文件设置toggle rate的,即便只设置时钟输入,其他输入全部不翻转时钟的功耗占了95%以上;而其他输入信号加入输入激励后,分析出设计的组合逻辑、时序逻辑的功耗也远远小于时钟的功耗,时钟功耗还是占了95%以上。我也试着降低了时钟频率,但是,不管情况怎么变,时钟的功耗比其他功耗基本要高两个数量级。。。
 楼主| 发表于 2013-8-29 21:30:22 | 显示全部楼层
回复 3# ic小顽童


   可是我就是用的VCD文件啊。。
发表于 2013-8-29 23:01:04 | 显示全部楼层
再看一下clock tree, flop,logic cell 的比例,各自的toggle
如果你的设计小于10K,那就不用讨论了
 楼主| 发表于 2013-8-30 00:21:06 | 显示全部楼层




   我是DC综合完了之后,直接提取电阻、电容,然后做的PX分析,没有做PR和CTS。而且设计没有10K那么大,所以这样是正常的么?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 18:13 , Processed in 0.024503 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表