在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3412|回复: 2

[讨论] 半高电平产生的原因

[复制链接]
发表于 2013-8-15 23:48:11 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近调试电路,经常会碰到半高电平,即高电平高不上去,低电平也低不下来的现象。
是否都是因为总线冲突造成的?
有人能从电路原理上给分析下吗?
发表于 2013-8-17 13:04:52 | 显示全部楼层
是亚稳态么,本人菜鸟,不过时序逻辑电路有时会有这个现象
发表于 2013-8-20 13:53:52 | 显示全部楼层
最简单的就是频率过高   电容充放电来不及, 也就是 负载的RC时间常数较大   就会产生高电平上不去(正在充电,就拉低了)低电平下不来 (正在放电,就拉高了)   这个是最简单的情况     还有就是开关器件的开关频率 低于 电路的工作频率 也可能会出现这样的情况  其他的就不知道了  期待牛人 解释下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 05:21 , Processed in 0.017002 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表