请教关于单级运放输出电压的设计问题

jktheone1987 · 发表于 2013-8-3 12:20:30

您需要登录才可以下载或查看，没有账号？注册

x

如题，我设计了一个单级运放，输出电压的直流值久高不下，导致连接的上面的PMOS管子处于线形区了，请问这个要怎么设计？（电路如下）未命名.bmp

jktheone1987 · 发表于 2013-8-3 12:24:37

我的意思是，悬空那个vout时，我期望它的值应该在1/2VDD上，为什么弄出来的值会很高，怎么调整呢？

wswy · 发表于 2013-8-3 17:03:05

估计十有八九是开环仿的。

jxjxhwx · 发表于 2013-8-3 19:14:54

提示: 作者被禁止或删除内容自动屏蔽

naturalstyle · 发表于 2013-8-3 22:42:21

本帖最后由 naturalstyle 于 2013-8-3 22:43 编辑

开环必然稳不住，输出电压肯定是高或者低，很难调的1/2.。学一下运放仿真方法吧。看一下艾伦书的第250页左右，中文版。

jktheone1987 · 发表于 2013-8-5 19:59:14

回复 5# naturalstyle

已经解决，谢谢！

jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	发表于 2013-8-3 19:14:54 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
jxjxhwx jxjxhwx 当前离线积分 21453 头像被屏蔽	EETOP创芯人才网职位发布入口
	回复支持反对举报

[求助] 请教关于单级运放输出电压的设计问题