在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4020|回复: 5

[求助] virtoso ---mark net时MIM电容上下极板能不能不要short啊?

[复制链接]
发表于 2013-7-31 13:50:41 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Virtuoso中的Connectivity->Mark NetMIMcap時會同時顯示出上下板的接線,一点mark net ,


MIMcap 的上下极板就short 了,我希望电容的上下极板能够在遇到MIM层时分开,


不知道在technology file 能不能定义的?求各位大侠帮忙,


这个功能在laker里是可以实现的。我按照laker tf 的写法写,但是不管用啊,


求大家帮忙啊!


  
发表于 2013-7-31 14:37:19 | 显示全部楼层
virtoso ---mark net时  按F3 属性  不要选中MIM层中的孔就行了。
点亮上下极板就不同时亮了。
 楼主| 发表于 2013-7-31 15:03:37 | 显示全部楼层




    这个方法是可以的,但是我在其他的layout中也有用到metal 5 和metal6 ,假如mimcap 是用这两层和MIM层构成的。

其他地方的metal 5, metal6 就open 了!
 楼主| 发表于 2013-8-1 11:32:12 | 显示全部楼层
是不是virtuoso 不支持此功能啊!
发表于 2013-8-1 12:47:58 | 显示全部楼层
估计是的
发表于 2013-8-2 08:58:31 | 显示全部楼层
觉得2#说的对,要hilight MIM时,去掉中间的via,其他情况再选default就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 05:45 , Processed in 0.022407 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表