PMIC问题：设计多个开关DCDC集成在单块芯片上（PMIC）时候需要考虑的诸多问题

hehejiuaixiao · 发表于 2013-7-29 16:12:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

PMIC问题：设计多个开关DCDC集成在单块芯片上（PMIC）时候需要考虑的诸多问题。。
比如设计三个完全相同的buck，集成在单块芯片上的时候！

当设计多个开关DCDC，并且集成在单块芯片上时，由于是多个开关型的DCDC转换器，
就必须考虑一些开关噪声相互串扰的问题。
比如多个DCDC，共用一个OSC，并且都用OSC的脉冲来置位开关。那设计时候是多个
DCDC同时由OSC置位，还是相互错开置位？如果是相互错开置位，那对于每个DCDC
是均匀的错开（比如间隔相同的时间）由OSC置位，还是有差别的错开不同的延时对每个
DCDC置位？
因为此处的设计关系到开关噪声的相互串扰问题。

另外有什么好的方法来防止这样的不同DCDC间的开关噪声相互串扰问题？还有其他需要
注意的设计要点吗？

silverpuma · 发表于 2013-7-29 17:41:27

回复 1# hehejiuaixiao

一般来说，在PMU中，像BG，LDO，OSC等都是可以共用的，没有必要做多个。至于逻辑上的时序错位，当然是在各自的系统内部进行处理，而不会在共用模块上处理的。

liulun · 发表于 2013-8-7 13:57:49

我做过3个在同一个SOC 芯片上面，只用一个OSC，BG等，但我们考虑
同时开的时候电源的电流峰值很大，这样把时钟错开就好很多

[讨论] PMIC问题：设计多个开关DCDC集成在单块芯片上（PMIC）时候需要考虑的诸多问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2



EETOP诚邀模拟IC相关培训讲师	创芯人才网--重磅上线啦！