设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Advanced.Verification.Methodology.v2.0_for.SystemVer ...

1 ... 3 4 5 6 789 10 11 12 ... 17 / 17 页下一页

返回列表发新帖

楼主: icnova

Advanced.Verification.Methodology.v2.0_for.SystemVerilog.and.SystemC

发表于 2008-7-6 15:38:11 | 显示全部楼层

Thanks

回复支持反对

使用道具举报

发表于 2008-7-11 09:05:04 | 显示全部楼层

good!

回复支持反对

使用道具举报

发表于 2008-7-11 13:15:50 | 显示全部楼层

thanks

回复支持反对

使用道具举报

发表于 2008-7-11 14:09:37 | 显示全部楼层

thanks，this is better

回复支持反对

使用道具举报

发表于 2008-7-11 16:59:42 | 显示全部楼层

good good good good.............

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-8-13 22:10:19 | 显示全部楼层

有分成了書跟source code
感謝你的分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-8-17 01:22:25 | 显示全部楼层

very good boook.

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-8-20 05:58:45 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2008-8-20 17:59:14 | 显示全部楼层

thank you for sharing .

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2008-8-20 21:09:21 | 显示全部楼层

zhongwenyingwendedouyoua

回复支持反对

使用道具举报

1 ... 3 4 5 6 789 10 11 12 ... 17 / 17 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-24 03:50 , Processed in 0.015514 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表