在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5030|回复: 2

[原创] 关于ultrasim 环境变量以及ADC静态仿真速度

[复制链接]
发表于 2013-7-25 15:00:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
由于之前都是使用spectreverilog进行混合仿真,最近仿真chip级的电路 速度特别慢 想使用ultrasimverilog仿真。发现
error *Error* Simulator Executable 'ultrasim' cannot be located from $PATH.小弟之前都是设计电路 仿真,对于软件其实是一知半解,然后我找了下 确实是没有ultrasim这个环境变量,想问下 应该怎么设置环境变量?顺便说一下 在ADE--setup--simulatpr中可以看到有
ultrasim以及ultrasimverilog 但是我混合仿真建立config划分时,却没有发现(之前在这里都是选择spectreverilog)。
此外我想咨询一下有经验的模拟设计人员 ADC 仿真静态参数 一般用什么软件可以保证精度也同时节省时间?
发表于 2014-2-19 11:30:18 | 显示全部楼层
回复 1# ah_yy


   你的这个问题我现在也遇到了,你的问题解决了没有?求帮助!
谢谢!!
发表于 2014-4-10 16:28:07 | 显示全部楼层
在.bashrc 中加入如下路径:
export PATH=<安装路径>/tools/bin:$PATH ,然后source完之后在terminal直接输入ultrasim再试试
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 17:06 , Processed in 0.019398 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表