单环3阶CIFF结构sigma-delta设计问题

qiaoxiaodao · 发表于 2013-7-19 09:48:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 qiaoxiaodao 于 2013-7-19 09:51 编辑

最近在学习sigma-delta modulator，在用matlab实现系统级仿真后，现用spectre搭建理想电路进行行为级仿真，开关为理想开关，运放与比较器均用VCVS搭建，比较器的输出直接反馈到VREF的控制开关。输入正弦小信号，将比较器输出码在MATLAB中进行FFT分析后发现性能相当差，请教各位是哪些电路的哪些方面可能出了问题

系统框图

FFT分析

qiaoxiaodao · 发表于 2013-7-19 16:19:15

自己顶一下，是不是因为比较器在phase1进行比较并输出电平，而VREF反馈在phase2工作，这样就不能直接将比较器输出反馈到VREF的控制时钟上，而需要做个时序逻辑呢

feynmancgz · 发表于 2013-7-19 18:26:16

有个疑问，为什么要输入这么小的信号，能不能给个至少-6dB信号的图？

feynmancgz · 发表于 2013-7-19 18:26:32

回复 2# qiaoxiaodao

有个疑问，为什么要输入这么小的信号，能不能给个至少-6dB信号的图？

qiaoxiaodao · 发表于 2013-7-19 21:10:59

回复 4# feynmancgz

谢谢斑竹，正在用-6db信号在跑，您提醒前确实忽略这个问题，一直以为自己做的时序出问题了，但总找不到问题在哪

qiaoxiaodao · 发表于 2013-7-25 09:39:14

回复 3# feynmancgz

版主，又要请教问题了，1、我在加入-3db信号以后信噪比大概是90db左右(纯粹理想电路，换了几组系数都这样),但用simulink进行系统仿真时，SNR能达到125db以上，是什么原因导致信噪比下降这么多呢
2、如图结构中的构成加法器的电容该取多大的值合适呢（这几个电容和前面的电容不存在比例关系啊，如何将系数转换成电容值)，我取值在几百fF，合适吗？

fengtang2332 · 发表于 2013-7-29 17:39:33

加法器电容应该比积分器中的电容小一些，个人看法，
希望大牛出来指点。

qiaoxiaodao · 发表于 2013-8-1 21:06:19

回复 7# fengtang2332

看了好多文献都没有提到相关的东西，目前我设置的为几百个fF，但是结果还是不够好，还在查找原因中

tuguoping1989 · 发表于 2014-7-28 11:54:21

请问有结果了吗，我也是很纳闷怎么将系数转换成具体电容值

CuiBing · 发表于 2014-8-1 17:06:14

j是不是没有进行相干采样

[求助] 单环3阶CIFF结构sigma-delta设计问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1