设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Constraining Designs for Synthesis and Timing Analys ...

1 ... 26 27 28 293031 32 33 34 ... 35 / 35 页下一页

发新帖

楼主: bingjunpeng

[资料] Constraining Designs for Synthesis and Timing Analysis

发表于 2020-3-4 13:51:48 | 显示全部楼层

thanksss

回复支持反对

发表于 2020-3-7 09:44:18 | 显示全部楼层

看看,很有帮助.

回复支持反对

发表于 2020-3-7 10:04:05 | 显示全部楼层

感谢楼主分享资料

回复支持反对

发表于 2020-3-17 09:51:59 | 显示全部楼层

下载学习学习~

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-4-7 20:21:24 | 显示全部楼层

中文版那本书翻译实在太差了，感觉不是专业人士翻译的，还是看英文原版

EETOP创芯人才网简历投递入口

回复支持反对

mailtoanoopbabu

发表于 2020-4-7 20:50:14 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-4-7 23:00:24 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-4-12 17:35:04 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2020-4-14 11:32:14 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2020-4-15 00:50:35 | 显示全部楼层

质量非常好，再赞一个

回复支持反对

1 ... 26 27 28 293031 32 33 34 ... 35 / 35 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-17 15:53 , Processed in 0.022006 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表