在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4077|回复: 4

[原创] SIWAVE 5.0 在validate后, 显示DC SHORT问题解决

[复制链接]
发表于 2013-7-9 01:09:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
供大家参考:
我从Ansoftlink将Allegro PCB LAYOUT导入至SIWAVE 5.0, 在VALIDATE时会显示有很多DC SHORT; 这些SHORT都是信号和地层出现短路.有的时候是在加了PORT准备跑SIMULATION时, CHECK时显示DC SHORT, 研究了很久无法解决软件的安装问题, 但分析原因可能是因为在转换过程中padstack丢失了部分Antipad的信息, 因此在edit padstack补上相关antipad后, 就没有short了. 再跑仿真就可以算出波形了.
希望对大家有所帮助。
发表于 2013-7-9 08:49:05 | 显示全部楼层
有用,有用。谢谢楼主
发表于 2013-7-9 16:42:15 | 显示全部楼层
可以請問一下樓主您是如何補的嗎?
 楼主| 发表于 2013-7-9 22:10:21 | 显示全部楼层
回复 3# mandy517


    回3#, 用ALLEGRO已经画好了图, 地早就铺好了; 不需要在SIWAVE上去重新铺地的. 点edit->layer stack可以观看.
如果你没有看到地层, 可能需要在stackup插入新的metal层, 再draw->rectangle, 并assign net为GND. "GND" net要已经存在才可.
发表于 2014-1-16 14:09:28 | 显示全部楼层
楼主,求助,使用SIWAVE 5.0对protel99se PCB进行电磁兼容分析,要如何将PCB文件成功导入到SIWAVE中,   说仔细点步骤吧,    我还在论坛上下载了,ANF/ASC文件,用SIWAVE导入不了,求楼主帮忙啊,,联系我,546812238@qq.com
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 08:19 , Processed in 0.023460 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表