|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
比较特殊,这些芯片是未经过CP测试的,直接进行FT测试,现在是良率与期望低一些,主要是functional test 中的scan扫描测试向量出错引起,测试时钟频率较低,频率影响应该不大;DC测试如:Continuty, vih/vil, voh/vol, jtag等都PASS,基本排除封装的问题。
欢迎做过这样案子yield诊断的资深一起讨论,我有采集datalog出错数据,但缺乏一个系统和准确的判断方法流程,我概括问题原因大致:
1,测试向量过严,引起过测(overkill);或者测试向量本身有问题,如出错的地方处在margin边缘,容易引发测试出错,但是芯片功能可能正常...?
2,芯片本身制造的问题,如果经过CP测试,有什么方法确定是制造工艺的问题...?未经过CP测试呢...?是不是基本无解呢...?
3,Scan测试设计本身的问题,经过仿真,结构应该无问题,可能就是时序分析有漏洞...?
以上是我所能想到的部分原因,欢迎有经验的资深一起讨论下,拨开云雾,不甚感激! |
|