流水线ADC设计中遇到的一个问题

jackielue · 发表于 2007-1-19 19:08:18

您需要登录才可以下载或查看，没有账号？注册

x

流水线结构的ADC设计，采用1.5比特流水线子级结构，差分信号输入，仿真结果发现谐波失真特别大

，
请问大侠们这种情况能是什么引起的谐波失真，该如何解决，小妹多谢！

zhanweisu27 · 发表于 2007-1-20 10:13:01

运放完全达到要求了吗??

zxzxzx104 · 发表于 2007-1-20 14:07:38

只是谐波大吗?信噪之类的呢?如果只是谐波大,说明误差的来源是固定的.

daxigua179 · 发表于 2007-8-17 22:08:47

一般限制在于采样开关的电阻非线性造成线性度差，试者加一个bootstrap，
线性度应该会好很多

lc13 · 发表于 2007-8-18 17:55:35

作FFT时的时间长度和周期数是否正确啊！我也碰到国同样问题！

eric.hanyq · 发表于 2007-8-24 14:01:23

学习中。。。。。。

mcgrady · 发表于 2007-8-25 12:57:47

同意5楼的,
你怎么取点做FFT的?

garyliao · 发表于 2007-8-25 15:54:38

you should check the coefficient is ok
or the op distortion

leisure · 发表于 2007-10-13 08:30:59

学习中...

piao · 发表于 2007-11-5 20:49:31

学习中

感谢

站长推荐 /1