设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › buck dc_DC 线损的设计

发新帖

查看: 1544|回复: 1

[求助] buck dc_DC 线损的设计

发表于 2013-6-17 10:22:24 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我正在做一款dc_dc的芯片，要对芯片设计一个内部线损补偿的电路，以减小电流采样的误差。但是对这一方面一无所知，求大神们给点建议和相关资料，谢谢啦！

相关帖子

回复

发表于 2013-6-18 18:44:20 | 显示全部楼层

你采用什么样的电流采样？内部线损是指什么？bonding wire的电阻吗？

EETOP创芯人才网职位发布入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-19 04:56 , Processed in 0.015499 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表