请教有关全数字芯片外加Pad设计综合注意事项

Synopsys-IC · 发表于 2013-6-13 16:37:53

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

具体情况是在做一个全数字芯片模块，想单独流片出来测试验证，以前都是放在大模块里，也就是数模混合的设计，综合的时候处理起来还有办法，但是现在需要单独做成一个chip，外面需要单独做PAD，问题来了，想知道这个应该去如何思考？PAD是模拟工程师设计layout工程师实现的，所以想知道应该像模拟工程师询问有关这些Pad的什么信息，然后根据这些信息如何去计算得出相关数据用于综合中，本人只是知道这个框架，不知道深入到设计每一步该如何去实现，所以前来问问大家，看看应该知道Pad的哪些信息然后去用什么样的公式算出我们需要的数据用于综合脚本里，谢谢了~~~貌似这个input output delay还是很重要的~~所以麻烦大家了~~

Cadence—IC · 发表于 2013-6-14 10:51:07

支持一下~~~期待大神的讲解

Synopsys-IC · 发表于 2013-6-17 08:53:15

顶起来~~~看看有没有大侠帮助一下啊

陈涛 · 发表于 2013-6-17 13:00:49

最好的办法是把PAD作成library，在netlist里面直接引用
如果做不到的话，至少要知道slew，load，drive strength等基本信息
至于input output delay那与外面的信号有关，要看系统设计的要求

[讨论] 请教有关全数字芯片外加Pad设计综合注意事项

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /2